半导体存储电路
基本概念
寄存器
- 定义:存储一位数据(由一组触发器组成)
- 特点:由n个触发器组成的寄存器可以储存一组n位的二值数据
存储器
- 定义:存储大量数据(基本结构是由存储矩阵和读写控制电路两部分组成)
随机存储器(RAM)
- 特点:随时快速读出或写入数据
- 分类:
- 静态RAM(用静态存储单元)
- 动态RAM(用动态存储单元)
只读存储器(ROM)
最小单位为存储单元(通常只能存一位数据)
静态存储单元
- 结构:由门电路连接而成,包括锁存器和触发器
- 特点:只要不切断电源,状态会一直保存
锁存器
- SR锁存器
触发器
- SR触发器
- JK触发器
- T触发器
- D触发器
动态存储单元
- 原理:利用电荷的电荷存储效应来存储数据
- 特点:电荷会泄露,需要定期将数据重新写入
触发器的工作原理
触发器与锁存器不同,它增加了一个时钟信号输入端(CLK),触发信号(时钟信号)的工作方式可以分为【1.电平触发;2.边沿触发;3.脉冲触发】三种。
触发器按逻辑功能分类,可以分为4种类型(还有其它类型,在此不做讨论)【1.SR触发器;2.JK触发器;3.T触发器;4.D触发器】
可借鉴学习网站:1.https://blog.csdn.net/Taylor_Kurt/article/details/127755334
-
脉冲触发和边沿触发的区别
-
边沿触发分为上升沿触发和下降沿触发,是仅被时钟脉冲从1→0的极短时刻的输入的高低电平所影响,在此之前的电平转换都不影响。所以抗干扰能力很强
-
脉冲触发的触发器,内部是有主从两个触发器,在CLK为高电平时,输入变量的高低电平变化会影响主触发器的输出,但不能影响从触发器的输出。当脉冲到下降沿时,这是CLK为低电平,从触发器将主触发器的输入变量输出。所以脉冲触发的抗干扰能力,并不是很强,当CLK为高电平的区间,产生毛刺,会影响主触发器的锁存输出。


-
-
SR锁存器


-
SR触发器
-
同步SR触发器(电平触发)


-
异步SR触发器(电平触发)

-
主从SR触发器(脉冲触发)


-
-
D触发器
-
D触发器(电平触发)


-
D触发器(边沿触发)

-
-
JK触发器
-
主从JK触发器(脉冲触发)


-
-
T触发器
-
T触发器(边沿触发)


-
-
补充:
-
其实每种触发器都可以造出三种触发方式的电路逻辑图,但就如同上面所分析的,只有边沿触发的触发器有更好的抗干扰能力,所以一般情况下我们都是讨论边沿触发的触发器。
-
而JK触发器和D触发器是触发器中性能最强大的两个,JK触发器可以构造出SR触发器和T触发器,如图。

-
对于触发器,我们最要记住的是他们的特性方程,通过特性方程我们可以推出它的功能表和状态转换图,所以这是最重要的部分。再然后就是记住他们的符号图,学会分析他们的波形图。
-

-
典型例题
-
触发器及其波形图






-
ROM存储器








-
ROM的工作原理 以及用ROM实现组合逻辑函数
二极管与门(门电路)

A,B两个二极管,只要有一个是低电平(0V),那么电路就会导通,Y输出低电平;只有两个二极管同时为高电平,电路截止,Y输出高电平
二极管或门(门电路)

A,B两个二极管,只要有一个是高电平,那么电路就会导通,Y输出高电平;只有两个二极管同时为低电平0V,电路截止,Y输出低电平0V
二极管ROM的电路结构

地址编译器是二极管与门的集合 存储矩阵是二极管或门的集合 通过输入地址来选中哪根字线为高电平, 又因为存储矩阵是二极管或门的集合,所以可以通过多个高电平的字线,来选出哪根位线输出高电平
用ROM实现组合逻辑电路

例题





部分信息可能已经过时














